AMD官方授權FPGA培訓系列課程—多核異構MPSoC軟硬件開發
AMD SoC 產品系列將處理器的軟件可編程性與FPGA 的硬件可編程性進行完美整合,可為您提供無與倫比的系統性能、靈活性與可擴展性。該產品系列可為您的設計帶來更低功耗與更低成本的整體系統優勢以及快速上市進程。與傳統 SoC 處理解決方案不同,高度靈活的可編程邏輯可為您實現優化和差異化,允許您添加外設與加速器,從而可幫助您適應各種廣泛的應用。作為SoC產品中的高端系列Zynq? UltraScale+? MPSoC 器件,不僅提供 64 位處理器可擴展性,同時還將實時控制與軟硬件引擎相結合,支持圖形、視頻、波形與數據包處理。置于包含通用實時處理器和可編程邏輯的平臺上,為 5G 無線、視頻圖像處理、下一代 ADAS 和工業物聯網等領域創造了無限可能性。
為了能讓工程師盡快掌握異構多核MPSoC的特性和優勢以設計更智能更靈活的系統,提高產品競爭力和加速產品上市進程,依元素科技推出為期2天的專題培訓班。 本培訓課程主要介紹Zynq UltraScale+ MPSoC架構及其內部模塊,旨在為您設計異構多核MPSoC項目提供決策,主要包括APU、RPU、PMU等模塊,也將介紹PS和PL如何有效互聯,如何正確進行啟動和配置、如何保護系統及一致性要求等。
一、 培訓對象
1. 希望了解MPSoC器件結構的硬件工程師;
2. 希望借助MPSoC 加快系統開發進程的軟/硬件工程師。
二、 培訓目標
1. 了解異構多核MPSoC系統的基本架構;
2. 了解APU架構及其輸入輸出外設;
3. 了解RPU架構及其特性;
4. 了解PS/PL互聯AXI接口并學會構建一個基本的完整系統;
5. 了解MPSoC啟動和配置過程;
6. 了解PMU單元并有效進行電源管理;
7. 了解時鐘和復位功能;
三、 學員基礎
1. 具有一定的HDL語言基礎
2. 具有一定的數字設計經驗
3. 基本了解微處理器架構
4. 基本了解C編程
四、 教學平臺
AMD Zynq UltraScale+ MPSoC開發平臺ZCU104,供現場實際動手操作
五、 軟件工具
1. Vivado Design Suite 2023.2;
2. Vitis unified software platform 2023.2。
六、 師資團隊
講師團隊來自于通過AMD官方認證的培訓講師及行業精英組成,具有豐富的FPGA系統項目的開發經驗。領先的FPGA理論和豐富的實戰經驗,將帶給學員以從不同的視角來掌握FPGA系統開發的精髓,部分師資介紹:
Robert Zhou:知名高校碩士學位,具有10年以上FPGA項目開發和技術支持經驗,并具有多年的FPGA企業培訓經驗。
七、 證 書
培訓結束,理論、實踐雙項考核成績合格者,頒發AMD官方授權培訓FPGA工程師證書。
八、 培訓時間、地點及費用
1. 時間:2024年8月17日-18日, 每天9:30-17:30
2. 地點:依元素科技南京培訓基地(南京市江北新區星火路15號智芯科技樓211室)
3. 課程費用:
u人民幣3200元/人(含培訓資料、午餐等)
u交通、食宿等費用請自理。
4. 優惠活動:
u兩人報名參加,享9.5折優惠;
u三人及以上報名參加,享9.0折優惠;
u本次優惠活動,最終解釋權歸依元素科技所有。
5.繳費方式:支持提前轉賬和現場繳費。
九、 指定收款賬戶
戶 名:深圳市依元素科技有限公司北京分公司
開戶行:招商銀行股份有限公司北京中關村支行
帳 號:110911478810902
十、 報名方式:
報名鏈接: http://www.boy888.cn/baoming/bm/id/112.shtml
二維碼報名:(報名截止時間為2024年8月16日)
十一、 聯系方式
依元素科技有限公司
報名咨詢:胡女士 haiyan.hu@e-elements.com 13814168632
課程咨詢:張經理 kenson.zhang@e-elements.com 18165756976
座 機: 025-58800523
日程安排
8月17日 – MPSoC軟硬件開發 | |
時間 |
課程主題 |
9:00- 9:30 | ?報到注冊 |
9:30–10:15 | ?Zynq UltraScale+ MPSoC 簡介 |
10:15–11:00 | ?APU組成 |
11:00–11:15 | 休息 |
11:15–12:00 | ?實驗1:搭建一個Zynq UltraScale+ MPSoC系統,配置PS并添加PL外設 |
12:00–13:15 | 午餐 |
13:15–14:30 | ?RPU組成 ?硬件/軟件虛擬化 |
14:30–15:00 | ?安全和軟件測試 |
15:00–15:15 | 休息 |
15:15–16:15 | ?功耗管理 ?系統一致性 |
16:15–17:00 | ?DDR和QoS ?實驗2:如何配置DDR以獲得系統最佳性能 |
17:00–17:15 | ?課后交流 |
8月18日 – MPSoC軟硬件開發 | |
時間 |
課程主題 |
9:30–10:00 | ?時鐘和復位 |
10:00–11:00 | ?AXI PS/PL互聯 |
11:00–11:15 | 休息 |
11:15–12:00 | ?實驗3:調用AXI Traffic Generator IP,實現 AXI數據傳輸 |
12:00–13:15 | 午餐 |
13:15–14:15 | ?實驗4:通過HP端口訪問DDR實現數據交互 ?實驗5:通過HPC端口訪問DDR,保證緩存一致性 |
14:15–15:15 | ?啟動和配置 ?FSBL |
15:15–15:30 | ?休息 |
15:30–16:30 | ?實驗6:如何生成啟動鏡像文件并上電加載 |
16:30–17:00 | ?系統調試 |
17:00–17:15 | ?課后交流 |
最新活動
- Friday 30, 2024
- Tuesday 14, 2020
公司新聞
- Friday 30, 2024
- Tuesday 14, 2020